電源減少噪音原理-電源保護(hù)者安規(guī)電容
在電源電路中，旁路和退耦都是為了減少電源噪聲。旁路主要是為了減少電源上的噪聲對(duì)器件本身的干擾（自我保護(hù)）；退耦是為了減少器件產(chǎn)生的噪聲對(duì)電源的干擾（家丑不外揚(yáng)）。有人說(shuō)退耦是針對(duì)低頻、旁路是針對(duì)高頻，我認(rèn)為這樣說(shuō)是不準(zhǔn)確的，高速芯片內(nèi)部開(kāi)關(guān)操作可能高達(dá)上GHz，由此引起對(duì)電源線的干擾明顯已經(jīng)不屬于低頻的范圍，為此目的的退耦電容同樣需要有很好的高頻特性。本文以下討論中并不刻意區(qū)分退耦和旁路，認(rèn)為都是為了濾除噪聲，而不管該噪聲的來(lái)源。
簡(jiǎn)單說(shuō)明了旁路和退耦之后，我們來(lái)看看芯片工作時(shí)是怎樣在電源線上產(chǎn)生干擾的。我們建立一個(gè)簡(jiǎn)單的IO Buffer模型，輸出采用圖騰柱IO驅(qū)動(dòng)電路，由兩個(gè)互補(bǔ)MOS管組成的輸出級(jí)驅(qū)動(dòng)一個(gè)帶有串聯(lián)源端匹配電阻的傳輸線（傳輸線阻抗為Z0）。
設(shè)電源引腳和地引腳的封裝電感和引線電感之和分別為：Lv和Lg。兩個(gè)互補(bǔ)的MOS管（接地的NMOS和接電源的PMOS）簡(jiǎn)單作為開(kāi)關(guān)使用。假設(shè)初始時(shí)刻傳輸在線各點(diǎn)的電壓和電流均為零，在某一時(shí)刻器件將驅(qū)動(dòng)傳輸線為高電平，這時(shí)候器件就需要從電源管腳吸收電流。在時(shí)間T1，使PMOS管導(dǎo)通，電流從PCB板上的VCC流入，流經(jīng)封裝電感Lv，跨越PMOS管，串聯(lián)終端電阻，然后流入傳輸線，輸出電流幅度為VCC/（2×Z0）。電流在傳輸線網(wǎng)絡(luò)上持續(xù)一個(gè)完整的返回（Round-Trip）時(shí)間，在時(shí)間T2結(jié)束。之后整個(gè)傳輸線處于電荷充滿狀態(tài)，不需要額外流入電流來(lái)維持。當(dāng)電流瞬間涌過(guò)封裝電感Lv時(shí)，將在芯片內(nèi)部的電源提供點(diǎn)產(chǎn)生電壓被拉低的擾動(dòng)。該擾動(dòng)在電源中被稱之為同步開(kāi)關(guān)噪聲（SSN，Simultaneous Switching Noise；SSO，Simultaneous Switching Output Noise）或Delta I噪聲。
在時(shí)間T3，關(guān)閉PMOS管，這一動(dòng)作不會(huì)導(dǎo)致脈沖噪聲的產(chǎn)生，因?yàn)樵诖酥癙MOS管一直處于打開(kāi)狀態(tài)且沒(méi)有電流流過(guò)的。同時(shí)打開(kāi)NMOS管，這時(shí)傳輸線、地平面、封裝電感Lg以及NMOS管形成一回路，有瞬間電流流過(guò)開(kāi)關(guān)B，這樣在芯片內(nèi)部的地結(jié)點(diǎn)處產(chǎn)生參考電平點(diǎn)被抬高的擾動(dòng)。該擾動(dòng)在電源系統(tǒng)中被稱之為地彈噪聲（Ground Bounce，我個(gè)人讀著地tan）。
實(shí)際電源系統(tǒng)中存在芯片引腳、PCB走線、電源層、底層等任何互聯(lián)機(jī)都存在一定電感值，因此上面就IC級(jí)分析的SSN和地彈噪聲在進(jìn)行Board Level分析時(shí)，以同樣的方式存在，而不僅僅局限于芯片內(nèi)部。就整個(gè)電源分布系統(tǒng)來(lái)說(shuō)（Power Distribute System）來(lái)說(shuō)，這就是所謂的電源電壓塌陷噪聲。因?yàn)樾酒敵龅拈_(kāi)關(guān)操作以及芯片內(nèi)部的操作，需要瞬時(shí)的從電源抽取較大的電流，而電源特性來(lái)說(shuō)不能快速響應(yīng)該電流變化，高速開(kāi)關(guān)電源開(kāi)關(guān)頻率也僅有MHz量級(jí)。為了保證芯片附近電源在線的電壓不至于因?yàn)镾SN和地彈噪聲降低超過(guò)器件手冊(cè)規(guī)定的容限，這就需要在芯片附近為高速電流需求提供一個(gè)儲(chǔ)能電容，這就是我們所要的退耦電容。
所以電容重要分布參數(shù)的有三個(gè)：等效串聯(lián)電阻ESR 等效串聯(lián)電感ESL 、等效并聯(lián)電阻EPR Rp 。其中最重要的是ESR、 ESL，實(shí)際在分析電容模型的時(shí)候一般只用RLC簡(jiǎn)化模型，即分析電容的C、ESR、ESL。因?yàn)榧纳鷧?shù)的影響，尤其是ESL的影響，實(shí)際電容的頻率特性表現(xiàn)出阻抗和頻率成“V”字形的曲線，低頻時(shí)隨頻率的升高，電容阻抗降低；當(dāng)?shù)阶畹忘c(diǎn)時(shí)，電容阻抗等于ESR；之后隨頻率的升高，阻抗增加，表現(xiàn)出電感特性（歸功于ESL）。因此對(duì)電容的選擇需要考慮的不僅僅是容值，還需要綜合考慮其他因素。
所有考慮的出發(fā)點(diǎn)都是為了降低電源地之間的感抗（滿足電源最大容抗的條件下），在有瞬時(shí)大電流流過(guò)電源系統(tǒng)時(shí)，不至于產(chǎn)生大的噪聲干擾芯片的電源地引腳。
看了以上的電源減少噪音原理-介紹希望能給您帶來(lái)幫助，科技進(jìn)步從細(xì)節(jié)做起，穎特新電子專注安規(guī)電容生產(chǎn)、研發(fā)、銷(xiāo)售于一體，品質(zhì)的體現(xiàn)，如有電源減少噪音方面問(wèn)題可以提供可靠性解決方案。以上文章由穎特新電子提供。
編輯：admin 最后修改時(shí)間：2018-02-26
