您好，歡迎進(jìn)入深圳市穎特新科技有限公司官方網(wǎng)站！
您好，歡迎進(jìn)入深圳市穎特新科技有限公司官方網(wǎng)站！
SPI，是英語(yǔ)Serial Peripheral Interface 的縮寫，顧名思義就是串行外圍設(shè)備接口。
SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)為PCB 的布局上節(jié)省空間，提供方便，正是出于這種簡(jiǎn)單易用的特性，現(xiàn)在越來(lái)越多的芯片集成了這種通信協(xié)議。SPI 是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss(cs)、sck、sdi、sdo 構(gòu)成，其時(shí)序其實(shí)很簡(jiǎn)單，主要是在sck 的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送。上升沿到來(lái)的時(shí)候，sdo 上的電平將被發(fā)送到從設(shè)備的寄存器中。下降沿到來(lái)的時(shí)候，sdi 上的電平將被接收到主設(shè)備的寄存器假設(shè)主機(jī)和
從機(jī)初始化就緒：并且主機(jī)的sbuff=0xaa (10101010)，從機(jī)的sbuff=0x55(01010101)，
那么第一個(gè)上升沿來(lái)的時(shí)候 數(shù)據(jù)將會(huì)是sdo=1；寄存器=0101010x。下降沿到來(lái)的時(shí)候，sdi上的電平將所存到寄存器中去，那么這時(shí)寄存器=0101010sdi，這樣在 8個(gè)時(shí)鐘脈沖以后，兩個(gè)寄存器的內(nèi)容互相交換一次。這樣就完成里一個(gè)spi時(shí)序。
下面將分步對(duì)spi 的8 個(gè)時(shí)鐘周期的數(shù)據(jù)情況演示一遍(假設(shè)上升沿發(fā)送數(shù)據(jù))。
這樣就完成了兩個(gè)寄存器8位的交換，上面的上表示上升沿、下表示下降沿，sdi、sdo相對(duì)于主機(jī)而言的。其中ss引腳作為主機(jī)的時(shí)候，從機(jī)可以把它拉底被動(dòng)選為從機(jī)，作為從機(jī)的是時(shí)候，可以作為片選腳用。根據(jù)以上分析，一個(gè)完整的傳送周期是16位，即兩個(gè)字節(jié)，因?yàn)椋紫戎鳈C(jī)要發(fā)送命令過(guò)去，然后從機(jī)根據(jù)主機(jī)的命令準(zhǔn)備數(shù)據(jù)，主機(jī)在下一個(gè)8位時(shí)鐘周期才把數(shù)據(jù)讀回來(lái)。 SPI 總線是Motorola公司推出的三線同步接口，同步串行3線方式進(jìn)行通信:一條時(shí)鐘線SCK，一條數(shù)據(jù)輸入線MOSI，一條數(shù)據(jù)輸出線MISO;用于CPU與各種外圍器件進(jìn)行全雙工、同步串行通訊。SPI主要特點(diǎn)有:可以同時(shí)發(fā)出和接收串行數(shù)據(jù);可以當(dāng)作主機(jī)或從機(jī)工作;提供頻率可編程時(shí)鐘;發(fā)送結(jié)束 中斷標(biāo)志;寫沖突保護(hù);總線競(jìng)爭(zhēng)保護(hù)等。下圖示出SPI總線工作的四種方式，其中使用的最為廣泛的是SPI0和SPI3方式 (實(shí)線表示):
SPI總線四種工作方式 SPI 模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時(shí)鐘極性和相位可以進(jìn)行配置，時(shí)鐘極性（CPOL）對(duì)傳輸協(xié)議沒(méi)有重大的影響。如果 CPOL=0，串行同步時(shí)鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位（CPHA）能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果CPHA=0，在串行同步時(shí)鐘的第一個(gè)跳變沿（上升或下降）數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時(shí)鐘的第二個(gè)跳變沿（上升或下降）數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)備時(shí)鐘相位和極性應(yīng)該一致。
SPI總線包括1根串行同步時(shí)鐘信號(hào)線以及2根數(shù)據(jù)線。
SPI模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時(shí)鐘極性和相位可以進(jìn)行配置，時(shí)鐘極性（CPOL）對(duì)傳輸協(xié)議沒(méi)有重大的影響。如果CPOL=0，串行同步時(shí)鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位（CPHA）能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果CPHA=0，在串行同步時(shí)鐘的第一個(gè)跳變沿（上升或下降）數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時(shí)鐘的第二個(gè)跳變沿（上升或下降）數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)音時(shí)鐘相位和極性應(yīng)該一致。SPI接口時(shí)序如圖3、圖4所示。
這樣就完成了兩個(gè)寄存器8 位的交換，上面的0--1 表示上升沿、1--0 表示下降沿，sdi、sdo 相對(duì)于主機(jī)而言的。根據(jù)以上分析，一個(gè)完整的傳送周期是16 位，即兩個(gè)字節(jié)，因?yàn)，首先主機(jī)要發(fā)送命令過(guò)去，然后從機(jī)根據(jù)主機(jī)的名準(zhǔn)備數(shù)據(jù)，主機(jī)在下一個(gè)8 位時(shí)鐘周期才把數(shù)據(jù)讀回來(lái)。SPI 總線是Motorola 公司推出的三線同步接口，同步串行3 線方式進(jìn)行通信:一條時(shí)鐘線SCK，一條數(shù)據(jù)輸入線MOSI，一條數(shù)據(jù)輸出線MISO;用于 CPU 與各種外圍器件進(jìn)行全雙工、同步串行通訊。SPI 主要特點(diǎn)有:可以同時(shí)發(fā)出和接收串行數(shù)據(jù);可以當(dāng)作主機(jī)或從機(jī)工作;提供頻率可編程時(shí)鐘;發(fā)送結(jié)束中斷標(biāo)志;寫沖突保護(hù);總線競(jìng)爭(zhēng)保護(hù)等。
SPI 總線有四種工作方式(SP0, SP1, SP2, SP3)，其中使用的最為廣泛的是SPI0 和SPI3 方式。SPI 模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時(shí)鐘極性和相位可以進(jìn)行配置，時(shí)鐘極性(CPOL)對(duì)傳輸協(xié)議沒(méi)有重大的影響。如果CPOL=0，串行同步時(shí)鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果 CPHA=0，在串行同步時(shí)鐘的第一個(gè)跳變沿(上升或下降)數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時(shí)鐘的第二個(gè)跳變沿(上升或下降)數(shù)據(jù)被采樣。 SPI 主模塊和與之通信的外設(shè)音時(shí)鐘相位和極性應(yīng)該一致。SPI 時(shí)序圖詳解-SPI 接口在模式0 下輸出第一位數(shù)據(jù)的時(shí)刻
SPI 接口在模式0 下輸出第一位數(shù)據(jù)的時(shí)刻
SPI 接口有四種不同的數(shù)據(jù)傳輸時(shí)序，取決于CPOL 和CPHL 這兩位的組合。圖1 中
表現(xiàn)了這四種時(shí)序，
時(shí)序與 CPOL、CPHL 的關(guān)系也可以從圖中看出。
圖1
CPOL 是用來(lái)決定SCK 時(shí)鐘信號(hào)空閑時(shí)的電平，CPOL＝0，空閑電平為低電平，CPOL＝1 時(shí)，空閑電平為高電平。CPHA 是用來(lái)決定采樣時(shí)刻的，CPHA=0，在每個(gè)周期的第一個(gè)時(shí)鐘沿采樣，CPHA＝1，在每個(gè)周期的第二個(gè)時(shí)鐘沿采樣。我們先說(shuō)說(shuō)模式 0 這種時(shí)序（CPOL＝0，CPHA＝0），將圖1 簡(jiǎn)化為圖2
圖2
我們來(lái)關(guān)注SCK 的第一個(gè)時(shí)鐘周期，在時(shí)鐘的前沿采樣數(shù)據(jù)（上升沿，第一個(gè)時(shí)鐘沿），在時(shí)鐘的后沿輸出數(shù)據(jù)（下降沿，第二個(gè)時(shí)鐘沿）。
首先來(lái)看主器件，主器件的輸出口（MOSI）輸出的數(shù)據(jù)bit1，在在時(shí)鐘的前沿被從器件采樣，那主器件是在何時(shí)刻輸出 bit1 的呢？bit1 的輸出時(shí)刻實(shí)際上在SCK 信號(hào)有效以前，比 SCK 的上升沿還要早半個(gè)時(shí)鐘周期。bit1 的輸出時(shí)刻與SSEL 信號(hào)沒(méi)有關(guān)系。再來(lái)看從器件，主器件的輸入口 MISO 同樣是在時(shí)鐘的前沿采樣從器件輸出的bit1 的，那從器件又是在何時(shí)刻輸出bit1 的呢。從器件是在 SSEL 信號(hào)有效后，立即輸出bit1，盡管此時(shí)SCK 信號(hào)還沒(méi)有起效。關(guān)于上面的主器件和從器件輸出 bit1 位的時(shí)刻，可以從圖3、4 中得到驗(yàn)證。
注意圖3 中，CS 信號(hào)有效后（低電平有效，注意CS 下降沿后發(fā)生的情況），故意用延時(shí)程序延時(shí)了一段時(shí)間，之后再向數(shù)據(jù)寄存器寫入了要發(fā)送的數(shù)據(jù)，來(lái)觀察主器件輸出 bit1的情況（MOSI）？梢钥闯觯琤it1（值為1）是在SCK 信號(hào)有效之前的半個(gè)時(shí)鐘周期的時(shí)刻開(kāi)始輸出的（與CS 信號(hào)無(wú)關(guān)），到了 SCK 的第一個(gè)時(shí)鐘周期的上升沿正好被從器件采樣。
圖4
圖4 中，注意看CS 和MISO 信號(hào)。我們可以看出，CS 信號(hào)有效后，從器件立刻輸出了bit1（值為1）。通常我們進(jìn)行的 spi 操作都是16 位的。
圖5 記錄了第一個(gè)字節(jié)和第二個(gè)字節(jié)間的相互銜接的過(guò)程。
第一個(gè)字節(jié)的最后一位在SCK 的上升沿被采樣，隨后的SCK 下降沿，從器件就輸出了第二個(gè)字節(jié)的第一位。
一、技術(shù)性能
SPI 接口是Motorola 首先提出的全雙工三線同步串行外圍接口，采用主從模式（Master Slave）架構(gòu)；支持多slave 模式應(yīng)用，一般僅支持單Master。時(shí)鐘由 Master 控制，在時(shí)鐘移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，低位在后（MSBfirst）；SPI 接口有2 根單向數(shù)據(jù)線，為全雙工通信，目前應(yīng)用中的數(shù)據(jù)速率可達(dá)幾Mbps的水平。
二、接口定義
SPI 接口共有4 根信號(hào)線，分別是：設(shè)備選擇線、時(shí)鐘線、串行輸出數(shù)據(jù)線、串行輸入數(shù)據(jù)線。
（1）MOSI：主器件數(shù)據(jù)輸出，從器件數(shù)據(jù)輸入
（2）MISO：主器件數(shù)據(jù)輸入，從器件數(shù)據(jù)輸出
（3）SCLK ：時(shí)鐘信號(hào)，由主器件產(chǎn)生
（4）/SS：從器件使能信號(hào)，由主器件控制
四、傳輸時(shí)序
SPI 接口在內(nèi)部硬件實(shí)際上是兩個(gè)簡(jiǎn)單的移位寄存器,傳輸?shù)臄?shù)據(jù)為8 位，在主器件產(chǎn)生的從器件使能信號(hào)和移位脈沖下，按位傳輸，高位在前，低位在后。如下圖所示，在SCLK
的下降沿上數(shù)據(jù)改變，上升沿一位數(shù)據(jù)被存入移位寄存器。
SPI 接口沒(méi)有指定的流控制，沒(méi)有應(yīng)答機(jī)制確認(rèn)是否接收到數(shù)據(jù)。
SPI 接口時(shí)鐘配置：在主設(shè)備這邊配置 SPI 接口時(shí)鐘的時(shí)候一定要弄清楚從設(shè)備的時(shí)鐘要求，因?yàn)橹髟O(shè)備這邊的時(shí)鐘極性和相位都是以從設(shè)備為基準(zhǔn)的。因此在時(shí)鐘極性的配置上一定要搞清楚從設(shè)備是在時(shí)鐘的上升沿還是下降沿接收數(shù)據(jù)，是在時(shí)鐘的下降沿還是上升沿輸出數(shù)據(jù)。但要注意的是，由于主設(shè)備的SDO 連接從設(shè)備的SDI，從設(shè)備的SDO 連接主設(shè)備的SDI，從設(shè)備SDI 接收的數(shù)據(jù)是主設(shè)備的SDO 發(fā)送過(guò)來(lái)的（MOSI），主設(shè)備SDI 接收的數(shù)據(jù)是從設(shè)備SDO 發(fā)送過(guò)來(lái)的(MISO)，所以主設(shè)備這邊SPI 時(shí)鐘極性的配置（即SDO 的配置）跟從設(shè)備的SDI 接收數(shù)據(jù)的極性是相反的，跟從設(shè)備SDO 發(fā)送數(shù)據(jù)的極性是相同的。
下面這段話是SychipWlan8100 Module Spec 上說(shuō)的，充分說(shuō)明了時(shí)鐘極性是如何配置的：
The 81xx module will always input data bits at the rising edge of the clock, and the
host will always output data bits on the falling edge of the clock.
意思是：主設(shè)備在時(shí)鐘的下降沿發(fā)送數(shù)據(jù)，從設(shè)備在時(shí)鐘的上升沿接收數(shù)據(jù)。因此主設(shè)
備這邊SPI 時(shí)鐘極性應(yīng)該配置為下降沿有效。
又如，下面這段話是摘自 LCD Driver IC SSD1289：
SDI is shifted into 8-bit shift register on every rising edge of SCK in the order of
data bit 7, data bit 6 …… data bit 0.
意思是：從設(shè)備SSD1289 在時(shí)鐘的上升沿接收數(shù)據(jù)，而且是按照從高位到低位
的順序接收數(shù)據(jù)的。因此主設(shè)備的SPI 時(shí)鐘極性同樣應(yīng)該配置為下降沿有效。
通過(guò) SPI_CR1 寄存器中的 CPOL 和 CPHA 位，可以用軟件選擇四種可能的時(shí)序關(guān)系。CPOL（時(shí)鐘極性）位控制不傳任何數(shù)據(jù)時(shí)的時(shí)鐘電平狀態(tài)。此位對(duì)主器件和從 器件都有作 用。如果復(fù)位 CPOL，SCK 引腳在空閑狀態(tài)處于低電平。如果將 CPOL 置 1，SCK 引腳在 空閑狀態(tài)處于高電平。
如果將 CPHA（時(shí)鐘相位）位置 1，則 SCK 引腳上的第二個(gè)邊沿（如果復(fù)位 CPOL 位，則 為下降沿；如果將 CPOL 位置 1，則為上升沿）對(duì) MSBit 采樣。即，在第二個(gè)時(shí)鐘邊沿鎖存 數(shù)據(jù)。如果復(fù)位 CPHA 位，則 SCK 引腳上的第一個(gè)邊沿（如果將 CPOL 位置 1，則為下降 沿；如果復(fù)位 CPOL 位，則為上升沿）對(duì) MSBit 采樣。即，在第一個(gè)時(shí)鐘邊沿鎖存數(shù)據(jù)。
CPOL（時(shí)鐘極性）和 CPHA（時(shí)鐘相位）位的組合用于選擇數(shù)據(jù)捕獲時(shí)鐘邊沿。
通訊是通過(guò)數(shù)據(jù)交換完成的，這里先要知道SPI是串行通訊協(xié)議，也就是說(shuō)數(shù)據(jù)是一位一位的傳輸?shù)摹＿@就是SCK時(shí)鐘線存在的原因，由SCK提供時(shí)鐘脈沖，SDI，SDO則基于此脈沖完成數(shù)據(jù)傳輸。數(shù)據(jù)輸出通過(guò) SDO線，數(shù)據(jù)在時(shí)鐘上升沿或下降沿時(shí)改變，在緊接著的下降沿或上升沿被讀取。完成一位數(shù)據(jù)傳輸，輸入也使用同樣原理。這樣，在至少8次時(shí)鐘信號(hào)的改變（上沿和下沿為一次），就可以完成8位數(shù)據(jù)的傳輸。
要注意的是，SCK信號(hào)線只由主設(shè)備控制，從設(shè)備不能控制信號(hào)線。同樣，在一個(gè)基于SPI的設(shè)備中，至少有一個(gè)主控設(shè)備。這樣傳輸?shù)奶攸c(diǎn)：這樣的傳輸方式有一個(gè)優(yōu)點(diǎn)，與普通的串行通訊不同，普通的串行通訊一次連續(xù)傳送至少8位數(shù)據(jù)，而SPI允許數(shù)據(jù)一位一位的傳送，甚至允許暫停，因?yàn)镾CK時(shí)鐘線由主控設(shè)備控制，當(dāng)沒(méi)有時(shí)鐘跳變時(shí)，從設(shè)備不采集或傳送數(shù)據(jù)。也就是說(shuō)，主設(shè)備通過(guò)對(duì)SCK時(shí)鐘線的控制可以完成對(duì)通訊的控制。SPI還是一個(gè)數(shù)據(jù)交換協(xié)議：因?yàn)镾PI的數(shù)據(jù)輸入和輸出線獨(dú)立，所以允許同時(shí)完成數(shù)據(jù)的輸入和輸出。不同的SPI設(shè)備的實(shí)現(xiàn)方式不盡相同，主要是數(shù)據(jù)改變和采集的時(shí)間不同，在時(shí)鐘信號(hào)上沿或下沿采集有不同定義，具體請(qǐng)參考相關(guān)器件的文檔。
在點(diǎn)對(duì)點(diǎn)的通信中，SPI接口不需要進(jìn)行尋址操作，且為全雙工通信，顯得簡(jiǎn)單高效。在多個(gè)從設(shè)備的系統(tǒng)中，每個(gè)從設(shè)備需要獨(dú)立的使能信號(hào)，硬件上比I2C系統(tǒng)要稍微復(fù)雜一些。
最后，SPI接口的一個(gè)缺點(diǎn)：沒(méi)有指定的流控制，沒(méi)有應(yīng)答機(jī)制確認(rèn)是否接收到數(shù)據(jù)。
補(bǔ)充：
上文中有一句話：SPI主模塊和與之通信的外設(shè)備時(shí)鐘相位和極性應(yīng)該一致。個(gè)人理解這句話有2層意思：其一，主設(shè)備SPI時(shí)鐘和極性的配置應(yīng)該由外設(shè)來(lái)決定；其二，二者的配置應(yīng)該保持一致，即主設(shè)備的SDO同從設(shè)備的SDO配置一致，主設(shè)備的SDI同從設(shè)備的SDI配置一致。因?yàn)橹鲝脑O(shè)備是在SCLK的控制下，同時(shí)發(fā)送和接收數(shù)據(jù)，并通過(guò)2個(gè)雙向移位寄存器來(lái)交換數(shù)據(jù)。工作原理演示如下圖：
上升沿主機(jī)SDO發(fā)送數(shù)據(jù)1，同時(shí)從設(shè)備SDO發(fā)送數(shù)據(jù)0；緊接著在SCLK的下降沿的時(shí)候從設(shè)備的SDI接收到了主機(jī)發(fā)送過(guò)來(lái)的數(shù)據(jù)1，同時(shí)主機(jī)也接收到了從設(shè)備發(fā)送過(guò)來(lái)的數(shù)據(jù)0.
SPI協(xié)議心得
SPI接口時(shí)鐘配置心得：
在主設(shè)備這邊配置SPI接口時(shí)鐘的時(shí)候一定要弄清楚從設(shè)備的時(shí)鐘要求，因?yàn)橹髟O(shè)備這邊的時(shí)鐘極性和相位都是以從設(shè)備為基準(zhǔn)的。因此在時(shí)鐘極性的配置上一定要搞清楚從設(shè)備是在時(shí)鐘的上升沿還是下降沿接收數(shù)據(jù)，是在時(shí)鐘的下降沿還是上升沿輸出數(shù)據(jù)。但要注意的是，由于主設(shè)備的SDO連接從設(shè)備的SDI，從設(shè)備的SDO連接主設(shè)備的SDI，從設(shè)備SDI接收的數(shù)據(jù)是主設(shè)備的SDO發(fā)送過(guò)來(lái)的，主設(shè)備SDI接收的數(shù)據(jù)是從設(shè)備SDO發(fā)送過(guò)來(lái)的，所以主設(shè)備這邊SPI時(shí)鐘極性的配置（即SDO的配置）跟從設(shè)備的SDI接收數(shù)據(jù)的極性是相反的，跟從設(shè)備SDO發(fā)送數(shù)據(jù)的極性是相同的。下面這段話是Sychip Wlan8100 Module Spec上說(shuō)的，充分說(shuō)明了時(shí)鐘極性是如何配置的：
The 81xx module will always input data bits at the rising edge of the clock, and the host will always output data bits on the falling edge of the clock.
意思是：主設(shè)備在時(shí)鐘的下降沿發(fā)送數(shù)據(jù)，從設(shè)備在時(shí)鐘的上升沿接收數(shù)據(jù)。因此主設(shè)備這邊SPI時(shí)鐘極性應(yīng)該配置為下降沿有效。
又如，下面這段話是摘自LCD Driver IC SSD1289：
SDI is shifted into 8-bit shift register on every rising edge of SCK in the order of data bit 7, data bit 6 …… data bit 0.
意思是：從設(shè)備SSD1289在時(shí)鐘的上升沿接收數(shù)據(jù)，而且是按照從高位到地位的順序接收數(shù)據(jù)的。因此主設(shè)備的SPI時(shí)鐘極性同樣應(yīng)該配置為下降沿有效。
時(shí)鐘極性和相位配置正確后，數(shù)據(jù)才能夠被準(zhǔn)確的發(fā)送和接收。因此應(yīng)該對(duì)照從設(shè)備的SPI接口時(shí)序或者Spec文檔說(shuō)明來(lái)正確配置主設(shè)備的時(shí)鐘。
即主從同時(shí)發(fā)送，同時(shí)接收，在前沿發(fā)送的時(shí)候，從機(jī)也發(fā)送，在后沿接收的時(shí)候，從機(jī)也接收。
接下來(lái)我們來(lái)看看M451的程序：
SPI，是一種高速的，全雙工，同步的通信總線，其工作模式有兩種：主模式和從模式，無(wú)
論那種模式，都支持
3Mbit/s 的速率，并且還具有傳輸完成標(biāo)志和寫沖突保護(hù)標(biāo)志。到目前為止，我使用過(guò)的具
有SPI 總線的器件，就是存儲(chǔ)芯片 Eprom：at25128，在使用過(guò)程中，發(fā)現(xiàn)的確是有這種
總線的優(yōu)點(diǎn)。下面以P89LPC900 單片機(jī)的SPI 總線來(lái)解釋SPI 總線的通用使用規(guī)則。
SPICLK、MOSI、MISO及/SS，其中SPICLK
是整個(gè)SPI 總線的公用時(shí)鐘，MOSI、MISO 作為主機(jī)，從機(jī)的輸入輸出的標(biāo)志，MOSI 是
主機(jī)的輸出，從機(jī)的輸入，MISO 是主機(jī)的輸入，從機(jī)的輸出。/SS 是從機(jī)的標(biāo)志管腳，在
互相通信的兩個(gè)SPI 總線的器件，/SS 管腳的電平低的是從機(jī)，相反/SS 管腳的電平高的是
主機(jī)。在一個(gè)SPI 通信系統(tǒng)中，必須有主機(jī)。
SPI 總線可以配置成單主單從，單主多從，互為主從。
掃碼關(guān)注我們
傳真：0755-82591176
郵箱：vicky@yingtexin.net
地址：深圳市龍華區(qū)民治街道民治大道973萬(wàn)眾潤(rùn)豐創(chuàng)業(yè)園A棟2樓A08
