新聞資訊

NEWS INFORMATION 關(guān)于新聞資訊的介紹

解決方案

MCU相關(guān)知識(shí)：指令集，內(nèi)存保護(hù)單元等

關(guān)鍵字：單片機(jī)入門(mén) 單片機(jī)名詞指令集發(fā)布時(shí)間：2019-05-22

一個(gè)處理器達(dá)到 200 DMIPS的性能，這是個(gè)什么概念？

DMIPS全稱(chēng)叫Dhrystone MIPS

這項(xiàng)測(cè)試是用來(lái)計(jì)算同一秒內(nèi)系統(tǒng)的處理能力，它的單位以百萬(wàn)來(lái)計(jì)算，也就是(MIPS)

上面的意思也就是，這個(gè)處理器測(cè)整數(shù)計(jì)算能力為(200*100萬(wàn))條指令/秒。

MIPS
Million Instructions Per Second的縮寫(xiě)，每秒處理的百萬(wàn)級(jí)的機(jī)器語(yǔ)言指令數(shù)。這是衡量CPU速度的一個(gè)指標(biāo)。像是一個(gè)Intel 80386 電腦可以每秒處理3百萬(wàn)到5百萬(wàn)機(jī)器語(yǔ)言指令，既我們可以說(shuō)80386是3到5MIPS的CPU。MIPS只是衡量CPU性能的指標(biāo)。

DMIPS
DMIPS是我最近才去深入了解的一個(gè)單位，以前看到都不求甚解了，汗一下...
D是Dhrystone的縮寫(xiě)，他表示了在Dhrystone這樣一種測(cè)試方法下的MIPS，Dhrystone是一種整數(shù)運(yùn)算測(cè)試程序。下面是在FOLDOC上的解釋?zhuān)?/div>

Dhrystone

A short synthetic benchmark program by Reinhold Weicker weicker.muc@sni.de, weicker.muc@sni-usa.com, intended to be representative of system (integer) programming. It is available in ADA, Pascal and C.The current version is Dhrystone 2.1. The author says, "Relying on MIPS V1.1 (the result of V1.1) numbers can be hazardous to your professional health."

Due to its small size, the memory system outside the cache is not tested. Compilers can too easily optimise for Dhrystone. String operations are somewhat over-represented.

(2002-03-26)

(c) Copyright 1993 by Denis Howe

DMIPS為每秒百萬(wàn)次整數(shù)運(yùn)算指令，MFLPS為每秒百萬(wàn)次浮點(diǎn)運(yùn)算指令，對(duì)我們這些搞單片機(jī)的人來(lái)說(shuō)，這兩個(gè)參數(shù)希望記住了

ARM中的MIPS和MHz聯(lián)系

　MIPS即Million Instruction Per Second 的簡(jiǎn)寫(xiě)－－計(jì)算機(jī)每秒鐘執(zhí)行的百萬(wàn)指令數(shù)。是衡量計(jì)算機(jī)速度的指標(biāo)。
　　現(xiàn)如今CPU的頻率越來(lái)越高，又是流水線又是超標(biāo)量計(jì)算又是雙核多核的，單純以時(shí)鐘頻率來(lái)衡量計(jì)算機(jī)的速度已經(jīng)不再科學(xué)，用MIPS來(lái)衡量相對(duì)比較合理。
　　以ARM7為內(nèi)核的S3C44B0X的推薦最高工作頻率為66MHz，按照ARM公司提供的技術(shù)資料，ARM7類(lèi)CPU的運(yùn)算速度可按如下公式計(jì)算：MIPS=0.9×MHz，由此可得出，S3C44B0X的最大運(yùn)算速度大約為0.9×66MHz=59.4MIPS。6M的51單片機(jī)通常是12 或24個(gè)時(shí)鐘周期才能完成1條指令，乘法和除法指令更需要48個(gè)時(shí)鐘周期。這樣，我初步估算6M的51單片機(jī)的運(yùn)算速度應(yīng)該在0.2~0.5MIPS之間�？梢�(jiàn)8位機(jī)與32位機(jī)的運(yùn)算速度還是有巨大的差異的。
　　再以AVR為例，它的數(shù)據(jù)吞吐率可達(dá)1MIPS/MHz，即1MHz的震蕩頻率可達(dá)1MIPS。
　　綜上，用MIPS衡量計(jì)算機(jī)速度很合理，對(duì)于不同的cpu，它的最高工作頻率不同，數(shù)據(jù)吞吐率也不同，所以不可一概而論。

DSP instruction set

DSP指令集

簡(jiǎn)單的說(shuō)，M4相當(dāng)于M3+DSP指令，呵呵。如果用一句官方對(duì)cortex-M4的說(shuō)法，就是”Cortex-M4處理器完美融合了高效的信號(hào)處理能力以及Cortex-M 系列處理器諸多無(wú)可比擬的優(yōu)勢(shì)，包括低功耗、低成本和易于使用，旨在滿(mǎn)足那些新興的、靈活多變的解決方案的需求”，夠官方吧，呵呵。Cortex-M4核具有一個(gè)單時(shí)鐘周期乘法累加（MAC）單元、優(yōu)化的單指令多數(shù)據(jù)（SIMD）指令、飽和運(yùn)算指令和一個(gè)可選的單精度浮點(diǎn)運(yùn)算單元（FPU），因此我們說(shuō)其為簡(jiǎn)單的DSC也不為過(guò)。

（1）對(duì)數(shù)字信號(hào)處理來(lái)說(shuō)，飽和算法是很重要的一個(gè)功能（沒(méi)聽(tīng)過(guò)飽和算法的可以到谷歌一下，呵呵，要惡補(bǔ)�。�，上圖，從左到右為原始波形信號(hào)，標(biāo)準(zhǔn)CPU算法（瞧瞧，完全失真了，這就是因?yàn)轱柡椭笠绯鲈斐傻倪\(yùn)算錯(cuò)誤，以致于嚴(yán)重失真），帶有飽和算法的dsp指令（可以看出來(lái)，溢出部分頂多被濾掉，其他部分正常）�？闯鲂Ч麃�(lái)了吧，呵呵，咱的Cortex-M4核當(dāng)然屬于第三種，厲害吧，哈哈~

（2）Cortex-M4核支持的數(shù)據(jù)類(lèi)型，定點(diǎn)數(shù)據(jù)M4支持8位、16位、32位和64位，浮點(diǎn)數(shù)據(jù)支持8位、16位、32位。

（3）Cortex-M4核支持的部分DSP指令，包括飽和指令（上面提到的）、乘加指令（MAC，單周期哈）、單指令多數(shù)據(jù)指令（SIMD）。

（4）算法支持上，包括濾波算法（最常用的FIR，IIR算法了），域之間的轉(zhuǎn)換（頻率到時(shí)域，時(shí)域到頻率等，F(xiàn)FT，DCT等），閉環(huán)控制等等。

不過(guò)最后要說(shuō)的是，Cortex-M4雖然帶有DSP擴(kuò)展指令集，不過(guò)它只具有簡(jiǎn)單的DSP特點(diǎn)，比那些功能強(qiáng)大的專(zhuān)用DSP片子差距還是灰常大的，不過(guò)畢竟市場(chǎng)定位不一樣，咱也不能太期望它給咱們太大的DSP享受，那些對(duì)DSP功能要求敏感的項(xiàng)目，這款片子不是好的選擇，不過(guò)對(duì)一些簡(jiǎn)單的電機(jī)控制類(lèi)而且對(duì)成本敏感的項(xiàng)目，注意了哈，這個(gè)該是不錯(cuò)的選擇吧~

zero-wait state flash memory

Memory Protection Unit (MPU)

內(nèi)存保護(hù)單元

內(nèi)存保護(hù)單元（MPU）是ARM中配備的有效保護(hù)系統(tǒng)資源硬件的一種，提供了內(nèi)存區(qū)域保護(hù)功能。

一些嵌入式系統(tǒng)使用多任務(wù)的操作和控制。這些系統(tǒng)必須提供一種機(jī)制來(lái)保證正在運(yùn)行的任務(wù)不破壞其他任務(wù)的操作。即要防止系統(tǒng)資源和其他一些任務(wù)不受非法訪問(wèn)。嵌入式系統(tǒng)有專(zhuān)門(mén)的硬件來(lái)檢測(cè)和限制系統(tǒng)資源的訪問(wèn)。它能保證資源的所有權(quán)，任務(wù)需要遵守一組由操作環(huán)境定義的、由硬件維護(hù)的規(guī)則，在硬件級(jí)上授予監(jiān)視和控制資源程序的特殊權(quán)限。受保護(hù)系統(tǒng)主動(dòng)防止一個(gè)任務(wù)使用其他任務(wù)的資源。因此使用硬件主動(dòng)監(jiān)視系統(tǒng)比協(xié)調(diào)加強(qiáng)的軟件歷程，提供了更好的保護(hù)。

內(nèi)存保護(hù)單元（MPU）是ARM中配備的有效保護(hù)系統(tǒng)資源硬件的一種，提供了內(nèi)存區(qū)域保護(hù)功能。

零等待狀態(tài)快閃存儲(chǔ)器

這個(gè)意思是說(shuō)程序讀取很快，F(xiàn)LASH和RAM都一樣的速度

下方的案例可以做個(gè)參考：

片內(nèi)FLASH如果系統(tǒng)時(shí)鐘是72M，需要有2個(gè)等待，在reference manual里面說(shuō)到了，摘錄如下：

Note: 1 These options should be used in accordance with the Flash memory access time. The wait
states represent the ratio of the SYSCLK (system clock) period to the Flash memory access
time:
zero wait state, if 0 < SYSCLK ≤ 24 MHz
one wait state, if 24 MHz < SYSCLK ≤ 48 MHz
two wait states, if 48 MHz < SYSCLK ≤ 72 MHz

160/96 KB SRAM, including 32 KB external SPI Flash cache

160 SRAM 包括32 KB外部SPI閃存緩存

4 KB Secure Protection ROM

4 KB的ROM的安全保護(hù)

– 8 KB Key Protection ROM

8 KB的ROM重點(diǎn)保護(hù)

– 3 KB One-Time-Programmable ROM

OTP（One Time Programable）是MCU的一種存儲(chǔ)器類(lèi)型

MCU按其存儲(chǔ)器類(lèi)型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASH ROM等類(lèi)型。MASK ROM的MCU價(jià)格便宜，但程序在出廠時(shí)已經(jīng)固化，適合程序固定不變的應(yīng)用場(chǎng)合；FLASH ROM的MCU程序可以反復(fù)擦寫(xiě)，靈活性很強(qiáng)，但價(jià)格較高，適合對(duì)價(jià)格不敏感的應(yīng)用場(chǎng)合或做開(kāi)發(fā)用途；OTP ROM的MCU價(jià)格介于前兩者之間，同時(shí)又擁有一次性可編程能力，適合既要求一定靈活性，又要求低成本的應(yīng)用場(chǎng)合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。

OTPROM(One Time Programmable Read-Only Memory)，可以進(jìn)行片內(nèi)編程操作，而且可以增強(qiáng)加密功能。然而OTP ROM MCU的OTPROM 存在一個(gè)缺點(diǎn)：不可擦除，也就是說(shuō)只能編程一次，不能實(shí)現(xiàn)重復(fù)編程，不利于大量普及使用。當(dāng)程序從仿真器移植到單片機(jī)的OTPROM 時(shí)，并不能保證程序的一次成功性，由于單片機(jī)的不可擦除性，若程序脫機(jī)一次就使用一片單片機(jī)，顯然將造成巨大的資源浪費(fèi)。另一方面，對(duì)于復(fù)雜系統(tǒng)，16 KB的OTPROM容量如果不夠，則需要采用擴(kuò)展外部存儲(chǔ)器，為了保證有效實(shí)現(xiàn)加密功能，應(yīng)保留一部分程序在片內(nèi)OTPROM，此時(shí)便涉及到單片機(jī)內(nèi)、外存儲(chǔ)器的銜接問(wèn)題。

如果內(nèi)部存儲(chǔ)器容量不夠或因?yàn)槠渌矫嫘枰�，要求擴(kuò)展外部存儲(chǔ)器時(shí)，當(dāng)然可以選擇容量較大的外部存儲(chǔ)器，而不使用內(nèi)部存儲(chǔ)器，但這樣一來(lái)，程序的保密性將難以實(shí)現(xiàn)。而且浪費(fèi)了單片機(jī)內(nèi)部的存儲(chǔ)器空間。使用內(nèi)、外結(jié)合的方法既可以滿(mǎn)足容量需求，又能方便的實(shí)現(xiàn)加密操作。

Cyclic Redundancy Calculation Unit

循環(huán)冗余碼的計(jì)算單位

16-channel Peripheral DMA Controller

16通道的外設(shè)DMA控制器

DMA(Direct Memory Access，直接內(nèi)存存取) 是所有現(xiàn)代電腦的重要特色，它允許不同速度的硬件裝置來(lái)溝通，而不需要依賴(lài)于 CPU 的大量中斷負(fù)載。否則，CPU 需要從來(lái)源把每一片段的資料復(fù)制到暫存器，然后把它們?cè)俅螌?xiě)回到新的地方。在這個(gè)時(shí)間中，CPU 對(duì)于其他的工作來(lái)說(shuō)就無(wú)法使用。

External Bus Interface

外部總線接口– 液晶并行接口，I80模式

Clock
– 4 to 24 MHz crystal oscillator
– 32 kHz crystal oscillator for RTC
– Internal 12 MHz RC oscillator
– Internal 10 kHz RC oscillator
– Internal PLL up to 480 MHz

RTC
– Independent VBAT power pin
– 80 bytes of battery-powered backup registers

RTC – Independent VBAT power pin – 80 bytes of battery-powered backup regi

RTC–VBAT引腳獨(dú)立電力

80字節(jié)的電池供電的備份方案

Power Management
– Active: 175 μA/MHz at 25°C/3.3V (peripheral off)
– VBAT for RTC: 1.2μA

VBAT是什么意思備份電源，一般接電池，如果不用電池也可直接與VCC相連

嚴(yán)格來(lái)說(shuō)，不用RTC和電池備份RAM就可以不接，但是推薦你不用的情況下都接到3.3V的數(shù)字Vcc，要備份的，接備份電池或者超級(jí)電容（要接充電電路）。

Timer & PWM
– Four 32-bit timers, each supports up to 2 PWM (Total 8 PWM)

– Twelve Enhanced PWM with twelve 16-bit timers

– Twelve Basic PWM with two 16-bit timers

– One 24-bit count-down SysTick timer

– One watchdog timer

– One window watchdog timer

12個(gè)具有12位時(shí)鐘預(yù)分頻的16位計(jì)數(shù)器，用于12個(gè)192 MHz PWM輸出通道

Basic PWM (BPWM)

多達(dá)12個(gè)獨(dú)立的輸入捕捉通道，16位分辨率計(jì)數(shù)器
支持最大12位預(yù)分頻比的死區(qū)時(shí)間
上，下或上下PWM計(jì)數(shù)器類(lèi)型
支持3種互補(bǔ)配對(duì)PWM輸出通道的互補(bǔ)模式
相位控制的同步功能
計(jì)數(shù)器同步啟動(dòng)功能
具有自動(dòng)恢復(fù)機(jī)制的制動(dòng)功能
每個(gè)PWM通道的屏蔽功能和三態(tài)輸出
能夠觸發(fā)EADC或DAC開(kāi)始轉(zhuǎn)換

定時(shí)器和PWM

- 四個(gè)32位定時(shí)器，每個(gè)定時(shí)器最多支持2個(gè)PWM（總共8個(gè)PWM）
- 具有12個(gè)16位定時(shí)器的12個(gè)增強(qiáng)型PWM
- 具有兩個(gè)16位定時(shí)器的十二個(gè)基本PWM
- 一個(gè)24位倒計(jì)時(shí)SysTick計(jì)時(shí)器
- 一個(gè)看門(mén)狗定時(shí)器
- 一個(gè)窗口看門(mén)狗定時(shí)器

脈沖寬度調(diào)制是利用微處理器的數(shù)字輸出來(lái)對(duì)模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應(yīng)用在從測(cè)量、通信到功率控制與變換的許多領(lǐng)域中。

脈沖寬度調(diào)制是一種模擬控制方式，其根據(jù)相應(yīng)載荷的變化來(lái)調(diào)制晶體管基極或MOS管柵極的偏置，來(lái)實(shí)現(xiàn)晶體管或MOS管導(dǎo)通時(shí)間的改變，從而實(shí)現(xiàn)開(kāi)關(guān)穩(wěn)壓電源輸出的改變。這種方式能使電源的輸出電壓在工作條件變化時(shí)保持恒定，是利用微處理器的數(shù)字信號(hào)對(duì)模擬電路進(jìn)行控制的一種非常有效的技術(shù)。

PWM控制技術(shù)以其控制簡(jiǎn)單，靈活和動(dòng)態(tài)響應(yīng)好的優(yōu)點(diǎn)而成為電力電子技術(shù)最廣泛應(yīng)用的控制方式，也是人們研究的熱點(diǎn)。由于當(dāng)今科學(xué)技術(shù)的發(fā)展已經(jīng)沒(méi)有了學(xué)科之間的界限，結(jié)合現(xiàn)代控制理論思想或?qū)崿F(xiàn)無(wú)諧振波開(kāi)關(guān)技術(shù)將會(huì)成為PWM控制技術(shù)發(fā)展的主要方向之一。其根據(jù)相應(yīng)載荷的變化來(lái)調(diào)制晶體管基極或MOS管柵極的偏置，來(lái)實(shí)現(xiàn)晶體管或MOS管導(dǎo)通時(shí)間的改變，從而實(shí)現(xiàn)開(kāi)關(guān)穩(wěn)壓電源輸出的改變。這種方式能使電源的輸出電壓在工作條件變化時(shí)保持恒定，是利用微處理器的數(shù)字信號(hào)對(duì)模擬電路進(jìn)行控制的一種非常有效的技術(shù)。

WDT是英語(yǔ)Watchdog Timer的縮寫(xiě)字母，Watchdog Timer 中文名看門(mén)狗，是一個(gè)定時(shí)器電路。

Watchdog Timer 中文名看門(mén)狗。是一個(gè)定時(shí)器電路，一般有一個(gè)輸入，叫喂狗，一個(gè)輸出到MCU的RST端，MCU正常工作的時(shí)候，每隔一段時(shí)間輸出一個(gè)信號(hào)到喂狗端，給 WDT 清零，如果超過(guò)規(guī)定的時(shí)間不喂狗，（一般在程序跑飛時(shí)），WDT 定時(shí)超過(guò)，就會(huì)給出一個(gè)復(fù)位信號(hào)到MCU，使MCU復(fù)位. 防止MCU死機(jī). 看門(mén)狗的作用就是防止程序發(fā)生死循環(huán)，或者說(shuō)程序跑飛。

工作原理：在系統(tǒng)運(yùn)行以后也就啟動(dòng)了看門(mén)狗的計(jì)數(shù)器，看門(mén)狗就開(kāi)始自動(dòng)計(jì)數(shù)，如果到了一定的時(shí)間還不去清看門(mén)狗，那么看門(mén)狗計(jì)數(shù)器就會(huì)溢出從而引起看門(mén)狗中斷，造成系統(tǒng)復(fù)位。所以在使用有看門(mén)狗的芯片時(shí)要注意清看門(mén)狗。

STM32 的獨(dú)立看門(mén)狗由內(nèi)部專(zhuān)門(mén)的 40Khz 低速時(shí)鐘驅(qū)動(dòng)，即使主時(shí)鐘發(fā)生故障，它也仍然有效。

看門(mén)狗的原理：?jiǎn)纹瑱C(jī)系統(tǒng)在外界的干擾下會(huì)出現(xiàn)程序跑飛的現(xiàn)象導(dǎo)致出現(xiàn)死循環(huán)，看門(mén)狗電路就是為了避免這種情況的發(fā)生�？撮T(mén)狗的作用就是在一定時(shí)間內(nèi)（通過(guò)定時(shí)計(jì)數(shù)器實(shí)現(xiàn)）沒(méi)有接收喂狗信號(hào)（表示 MCU 已經(jīng)掛了），便實(shí)現(xiàn)處理器的自動(dòng)復(fù)位重啟（發(fā)送復(fù)位信號(hào)）。

窗口看門(mén)狗（WWDG）通常被用來(lái)監(jiān)測(cè)由外部干擾或不可預(yù)見(jiàn)的邏輯條件造成的應(yīng)用程序背離正常的運(yùn)行序列而產(chǎn)生的軟件故障。除非遞減計(jì)數(shù)器的值在 T6 位（WWDG->CR 的第六位）變成 0 前被刷新，看門(mén)狗電路在達(dá)到預(yù)置的時(shí)間周期時(shí)，會(huì)產(chǎn)生一個(gè) MCU 復(fù)位。在遞減計(jì)數(shù)器達(dá)到窗口配置寄存器(WWDG->CFR)數(shù)值之前，如果 7 位的遞減計(jì)數(shù)器數(shù)值(在控制寄存器中)被刷新，那么也將產(chǎn)生一個(gè) MCU 復(fù)位。這表明遞減計(jì)數(shù)器需要在一個(gè)有限的時(shí)間窗口中被刷新。

模擬外設(shè)
- 一個(gè)12位，高達(dá)16通道5MSPS SAR ADC
- 兩個(gè)12位1MSPS DAC
- 兩個(gè)軌到軌比較器
- 最多三個(gè)運(yùn)算放大器

模數(shù)轉(zhuǎn)換器即A/D轉(zhuǎn)換器，或簡(jiǎn)稱(chēng)ADC，通常是指一個(gè)將模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)的電子元件。通常的模數(shù)轉(zhuǎn)換器是將一個(gè)輸入電壓信號(hào)轉(zhuǎn)換為一個(gè)輸出的數(shù)字信號(hào)。由于數(shù)字信號(hào)本身不具有實(shí)際意義，僅僅表示一個(gè)相對(duì)大小。故任何一個(gè)模數(shù)轉(zhuǎn)換器都需要一個(gè)參考模擬量作為轉(zhuǎn)換的標(biāo)準(zhǔn)，比較常見(jiàn)的參考標(biāo)準(zhǔn)為最大的可轉(zhuǎn)換信號(hào)大小。而輸出的數(shù)字量則表示輸入信號(hào)相對(duì)于參考信號(hào)的大小。

將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的電路，稱(chēng)為模數(shù)轉(zhuǎn)換器（簡(jiǎn)稱(chēng)a/d轉(zhuǎn)換器或adc,analog to digital converter），A/D轉(zhuǎn)換的作用是將時(shí)間連續(xù)、幅值也連續(xù)的模擬量轉(zhuǎn)換為時(shí)間離散、幅值也離散的數(shù)字信號(hào)，因此，A/D轉(zhuǎn)換一般要經(jīng)過(guò)取樣、保持、量化及編碼4個(gè)過(guò)程。在實(shí)際電路中，這些過(guò)程有的是合并進(jìn)行的，例如，取樣和保持，量化和編碼往往都是在轉(zhuǎn)換過(guò)程中同時(shí)實(shí)現(xiàn)的。

Cryptography Accelerator 密碼加速器;

– ECC-192, 256
– AES-128, 192, 256 / DES / 3DES
– SHA-160, 224, 256, 384, 512 / HMAC
– Random number generator

Communication Interface（通信接口）

– Up to 9 UART interfaces, including ISO-7816, LIN and IrDA interfaces
– Three I2C interfaces (Up to 3.4 Mbps)
– One SPI Flash interface (Up to 96Mbps) supports quad mode
– One Quad-SPI interface (Up to 48MB/s)
– Up to 4 SPI/I2S interfaces (SPI up to 96Mbps, I2S up to 6Mbps)
– One I2S interface (Up to 12Mbps)
– Two configurable USCI interfaces for UART / SPI / I2C
– Two CAN 2.0B interfaces (Up to 1Mbps)
– Two Secure Digital Host Controllers (Up to 50Mbps)

ESD（Electro-Static discharge）的意思是“靜電釋放”。ESD是20世紀(jì)中期以來(lái)形成的以研究靜電的產(chǎn)生、危害及靜電防護(hù)等的學(xué)科。因此，國(guó)際上習(xí)慣將用于靜電防護(hù)的器材統(tǒng)稱(chēng)為ESD，中文名稱(chēng)為靜電阻抗器。

EMI

EMI是指電子產(chǎn)品工作會(huì)對(duì)周邊的其他電子產(chǎn)品造成干擾，與此關(guān)聯(lián)的還有EMC規(guī)范。是電子電器產(chǎn)品經(jīng)常遇上的問(wèn)題。干擾種類(lèi)有傳導(dǎo)干擾和輻射干擾。

System on Chip，簡(jiǎn)稱(chēng)Soc，也即片上系統(tǒng)。從狹義角度講,它是信息系統(tǒng)核心的芯片集成,是將系統(tǒng)關(guān)鍵部件集成在一塊芯片上;從廣義角度講, SoC是一個(gè)微小型系統(tǒng),如果說(shuō)中央處理器(CPU)是大腦,那么SoC就是包括大腦、心臟、眼睛和手的系統(tǒng)。國(guó)內(nèi)外學(xué)術(shù)界一般傾向?qū)oC定義為將微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器(或片外存儲(chǔ)控制接口)集成在單一芯片上,它通常是客戶(hù)定制的,或是面向特定用途的標(biāo)準(zhǔn)產(chǎn)品。

SoC定義的基本內(nèi)容主要在兩方面：其一是它的構(gòu)成，其二是它形成過(guò)程。系統(tǒng)級(jí)芯片的構(gòu)成可以是系統(tǒng)級(jí)芯片控制邏輯模塊、微處理器/微控制器CPU 內(nèi)核模塊、數(shù)字信號(hào)處理器DSP模塊、嵌入的存儲(chǔ)器模塊、和外部進(jìn)行通訊的接口模塊、含有ADC /DAC 的模擬前端模塊、電源提供和功耗管理模塊,對(duì)于一個(gè)無(wú)線SoC還有射頻前端模塊、用戶(hù)定義邏輯(它可以由FPGA 或ASIC實(shí)現(xiàn))以及微電子機(jī)械模塊,更重要的是一個(gè)SoC 芯片內(nèi)嵌有基本軟件(RDOS或COS以及其他應(yīng)用軟件)模塊或可載入的用戶(hù)軟件等。系統(tǒng)級(jí)芯片形成或產(chǎn)生過(guò)程包含以下三個(gè)方面:

1) 基于單片集成系統(tǒng)的軟硬件協(xié)同設(shè)計(jì)和驗(yàn)證;

2) 再利用邏輯面積技術(shù)使用和產(chǎn)能占有比例有效提高即開(kāi)發(fā)和研究IP核生成及復(fù)用技術(shù),特別是大容量的存儲(chǔ)模塊嵌入的重復(fù)應(yīng)用等;

3) 超深亞微米(VDSM) 、納米集成電路的設(shè)計(jì)理論和技術(shù)。

10/100MS

10/100Mbps這是什么意思了？

這是快速以太網(wǎng)向后兼容的一種做法。
因?yàn)閭鹘y(tǒng)以太網(wǎng)速度是10Mbps，現(xiàn)在已基本滿(mǎn)足不了需求，所以升級(jí)為快速以太網(wǎng)，即100Mbps以太網(wǎng)，但是考慮到原有傳統(tǒng)以太網(wǎng)已經(jīng)大面積覆蓋Internet，
所以，IEEE 802.3委員會(huì)在制定快速以太網(wǎng)標(biāo)準(zhǔn)時(shí)，采取了向后兼容，即快速以太網(wǎng)與傳統(tǒng)以太網(wǎng)的楨格式，媒體訪問(wèn)控制方法都是一樣的，兩種以太網(wǎng)是可以在一個(gè)網(wǎng)絡(luò)內(nèi)相互操作的。
這也是有些NIC，即網(wǎng)卡標(biāo)為10/100Mbps的原因 
上邊某兄弟說(shuō)“MB是兆字節(jié)(即million bit),PS是每秒(即per second).所以100MBPS就是指每秒傳輸100MB的數(shù)據(jù)量.”這是大錯(cuò)特錯(cuò)的
通信系統(tǒng)中的Mb與存儲(chǔ)系統(tǒng)中的MB是不同的，通信系統(tǒng)的Mb是指兆位，即1000000bit數(shù)據(jù)流，而存儲(chǔ)系統(tǒng)中的MB是指1024X1024Byte，即1024X1024X8bit數(shù)據(jù)流

1.概述

MII即“媒體獨(dú)立接口”，也叫“獨(dú)立于介質(zhì)的接口”。它是IEEE-802.3定義的以太網(wǎng)行業(yè)標(biāo)準(zhǔn)。它包括一個(gè)數(shù)據(jù)接口，以及一個(gè)MAC和PHY之間的管理接口。RMII全稱(chēng)為“簡(jiǎn)化的媒體獨(dú)立接口”，是IEEE-802.3u標(biāo)準(zhǔn)中除MII接口之外的另一種實(shí)現(xiàn)。（此處內(nèi)容來(lái)源于網(wǎng)絡(luò)）

2.獨(dú)立于介質(zhì)的接口（MII）

獨(dú)立于介質(zhì)的接口(MII)用于MAC與外接的PHY互聯(lián)，支持10Mbit/s和100Mbit/s數(shù)據(jù)傳輸模式。MII的信號(hào)線如下圖所示：

RMII

3.精簡(jiǎn)的獨(dú)立于介質(zhì)的接口（RMII）

精簡(jiǎn)的獨(dú)立于介質(zhì)接口(RMII)規(guī)范減少了以太網(wǎng)通信所需要的引腳數(shù)。根據(jù)IEEE802.3標(biāo)準(zhǔn)，MII接口需要16個(gè)數(shù)據(jù)和控制信號(hào)引腳，而RMII標(biāo)準(zhǔn)則將引腳數(shù)減少到了7個(gè)。RMII具有以下特性：